Schakelingen: flip-flops en latches

(gepubliceerd op 04-05-2026)

Flip-flops en latches zijn schakelingen die twee stabiele toestanden hebben (0 of 1) en één bit aan informatie kunnen onthouden. Zij vormen de basis van tellers, geheugens en registers.

Kennismaking met de flip-flop en de latch

Alternatieve benamingen
Een flip-flop wordt ook 'bistabiele multivibrator', 'geheugencel' of 'Eccles-Jordan circuit' genoemd. Een flip-flop is echter géén latch, lees verder!

Digitale signalen
Een flip-flop en een latch zijn digitale schakelingen. Dat betekent dat u op alle in- en uitgangen signalen meet die uitsluitend twee waarden kunnen hebben: er is wél spanning of er is geen spanning. Geen spanning komt overeen met het massapotentiaal, dus 0 V. Wel spanning is gelijk aan de voedingsspanning van de schakeling, dus bijvoorbeeld +5 V of +12 V. Geen spanning wordt voorgesteld door de symbolen 0 of L, wel spanning door 1 of H. De twee mogelijke spanningen worden ook wel de 'toestanden' van de in- en uitgangen genoemd. Als men zegt dat een ingang van toestand verandert, bedoelt men dat die ingang van 0 naar 1 gaat of vice versa.

Twee uitgangen
Een flip-flop en een latch worden gekenmerkt door twee uitgangen. Die uitgangen worden meestal Q en Q̅ genoemd. Q̅ wordt uitgesproken als Q-niet of als inverse-Q. Dat betekent dat het signaal op deze uitgang geïnverteerd is ten opzichte van het signaal op de Q-uitgang. Als Q = 1 is, dan is Q̅ = 0 en vice versa. De toestand van de uitgangen verandert als een besturingsingang van toestand verandert, bijvoorbeeld bij een overgang van 0 naar 1 of van 1 naar 0.

Een of meerdere ingangen
Een flip-flop en een latch hebben minstens één besturingsingang. Diverse typen hebben twee of zelfs vier ingangen. Benamingen die u aan kunt treffen voor die ingangen zijn:
       - S : Afkorting van Set.
       - R : Afkorting van Reset.
       - D : Afkorting van Data of Delay (vertraging).
       - T : Afkorting van Toggle (omschakelen).
       - J : Geen specifieke betekenis.
       - K : Geen specifieke betekenis.
       - Cl: Afkorting van Clock (klok).

De volgorde- of waarheidstabel
De werking van een flip-flop en latch wordt vaak samengevat onder de vorm van een 'volgorde tabel'. Die wordt vaak 'waarheidstabel' genoemd, naar het Engelse 'truth table'. De officiële Nederlandstalige benaming is echter volgorde tabel. Die tabel bevat kolommen voor alle in- en uitgangen. Als een van de ingangen van toestand verandert wordt een nieuwe rij in de tabel opgenomen. In de kolommen van de uitgangen ziet u dan hoe de uitgangen reageren op die toestandsverandering. De bovenste rij uit de tabel geeft altijd de ruststand van de schakeling weer.
Als voorbeeld hebben wij in de onderstaande figuur de volgorde tabel getekend van een bepaalde schakeling. Deze heeft twee ingangen A en B en één uitgang Q. De uitgang Q wordt uitsluitend 1 als alleen ingang B 1 is.
Als er in een cel van de tabel een X of X̅ staat wil dit zeggen dat de toestand van de betreffende uitgang onbepaald is, hij kan 0 of 1 zijn. Voor een cel van een ingang betekent dit 'don t care', het maakt niet uit in welke toestand deze ingang zich bevindt.

Een voorbeeld van een volgorde tabel.
(© 2026 Jos Verstraten)

In deze volgorde tabel staat iedere opeenvolgende rij voor een nieuwe statische toestand van de schakeling. Veranderende toestanden op de ingangen leveren veranderende toestanden op de uitgangen op. Er bestaat echter nog een tweede manier waarop een volgorde tabel kan worden opgebouwd. Iedere rij geeft dan een dynamische toestandsverandering van de schakeling weer. Dat kan zijn dat een ingang van 0 naar 1 gaat of vice versa. Voor de uitgang staan twee cellen ter beschikking die aangeven wat de toestand van die uitgang is vóór en ná de dynamische toestandsverandering van een ingang. Dit wordt aangegeven door de notaties UITGANG(t) en UITGANG(t+1). In de onderstaande afbeelding is dit weergegeven voor een eenvoudig voorbeeld. De bovenste rij zegt: 'Als ingang B 0 is en ingang A gaat van 0 naar 1 (stijgende flank), dan wordt de uitgang Q, die 0 was, 1.'. De onderste rij beweert: 'Als ingang A 1 is en ingang B gaat van 0 naar 1, dan gaat de uitgang Q, die 1 was, naar 0.'.

Een voorbeeld van een dynamische volgorde tabel.
(© 2026 Jos Verstraten)

Het tijd-volgorde diagram

De werking van een digitale schakeling kan ook grafisch worden voorgesteld door wat genoemd wordt een 'tijd-volgorde diagram'. In dit diagram worden de toestanden van de in- en uitgangen voorgesteld in functie van de tijd. In de bovenste grafieken staan alle combinaties van de toestanden van de ingangen, in de onderste grafieken de corresponderende toestanden van de uitgang(en). In de onderstaande grafiek hebben wij zo'n diagram opgesteld voor de volgorde tabel van een van de vorige figuren.
Ook dit diagram kunt u dus de werking van de schakeling heel goed afleiden. Als er in zo'n diagram een oppervlak aanwezig is met een groot kruis erdoor getekend betekent dit hetzelfde als een X in het volgorde diagram.

Een voorbeeld van een tijd-volgorde diagram. (© 2026 Jos Verstraten)

Het IEC-symbool van een flip-flop en latch

In de onderstaande figuur ziet u het meest uitgebreide IEC-symbool van een flip-flip of latch dat u in een schema kunt tegenkomen. De twee uitgangen Q en Q̅ staan altijd rechts. De ingangen staan altijd links en eventueel boven en onder.

Het driehoekje op de aansluitingen van Cl en Q̅ duidt op het inverterende karakter van deze aansluitingen. Het driehoekje achter de Cl wijst erop dat dit een ingang is die alleen actief is bij een overgang van toestand. Dat noemt men een 'dynamische ingang'.

Het algemeen symbool van een flip-flop en latch.
(© 2026 Jos Verstraten)

Het triggeren en omklappen van een flip-flop en latch
'Triggeren' is het ondernemen van een actie waardoor een flip-flop of latch van zijn ene stabiele toestand overschakelt maar zijn andere stabiele toestand. Dat omschakelen van toestand wordt ook wel het 'omklappen' van de flip-flop genoemd.

Het verschil tussen een flip-flop en een latch

Het verschil tussen een latch en een flip-flop zit in het moment waarop de toestand van de schakeling verandert:

• Een latch is niveau-gevoelig ('level-triggered'). De schakeling reageert direct op de verandering aan de ingang(en). Dat noemt men 'asynchroon' gedrag.
• Een flip-flop is flank-gevoelig ('edge-triggered'). Hij verandert alleen van toestand bij een dalende (negatieve) of stijgende (positieve) flank van een ingangssignaal. Na die flank blijft de uitgang stabiel, ongeacht wat er op de ingangen gebeurt. Een dergelijke schakeling vertoont 'synchroon' gedrag.

Soorten flip-flops en latches
Men heeft zes verschillende soorten flip-flops en latches ontwikkeld:
       - 1. De SR-type latch
       - 2. De SR-type flip-flop
       - 3. De D-type flip-flop
       - 4. De T-type flip-flop
       - 5. De JK-type flip-flop
       - 6. De master-slave JK-type flip-flop


Historische schets
De flip-flop werd in 1918 ontwikkeld door de Britse natuurkundigen William Eccles en F. W. Jordan. Deze schakeling werd het 'Eccles-Jordan-triggercircuit' genoemd en was opgebouwd rond twee buizen. Het ontwerp werd gebruikt in de Britse Colossus-computer uit 1943.
De in dit artikel beschreven flip-flop types werden voor het eerst besproken in een cursus over computerontwerp uit 1954 van de UCLA (University of California, Los Angeles).

Schema van de allereerste flip-flop.
(© 1918 Eccles and Jordan)

1. De SR-type latch

Werking
Dit type latch heeft een set-ingang S en een reset-ingang R. In rust zijn deze ingangen 0. Als S 1 wordt schakelt de Q-uitgang naar 1. Als de R naar 1 gaat schakelt de Q-uitgang weer naar 0.

Opmerking
De combinatie S = R = 1 mag niet voorkomen! De uitgangstoestand is dan volledig onvoorspelbaar.

De volgorde tabel van de SR latch
In de onderstaande figuur is de volgorde tabel van dit type latch weergegeven.

Volgorde tabel van een SR latch.
(© 2026 Jos Verstraten)

Het tijd-volgorde diagram van de SR latch

Uit de volgorde tabel kunt u het tijd-volgorde diagram gemakkelijk afleiden.

Tijd-volgorde diagram van een SR latch.
(© 2026 Jos Verstraten)

Toepassingen van de SR latch
De SR latch is een heel handige schakeling die u vaak kunt inzetten als u in een bepaalde schakeling een actie moet onthouden. Stel dat u met twee drukknoppen het licht in een ruimte moet aan- en uitschakelen. Met een SR latch kunt u dat heel gemakkelijk realiseren. Eén drukknop stuurt de S-ingang, de tweede de R-ingang. De Q-uitgang stuurt via een transistor, triac, MOSFET of een relais de lamp. Ook voor het indiceren van een alarm kunt u een dergelijke schakeling toepassen. Stel dat er een alarm-LED'je moet gaan branden als iets in een onbewaakt proces te warm is geworden. De temperatuursensor stuurt dan de S-ingang, de Q-uitgang de alarm-LED. Met een reset drukknop, verbonden met de R, kunt u later de alarmindicator weer uitschakelen.

De SR latch met transistors
In de onderstaande figuur is het schema van een SR latch met twee transistors weergegeven. De kern van deze schakeling vormen de kruisgekoppelde transistortrappen. De collector van T1 stuurt via D1 en R3 de basis van T2. De collector van T2 stuurt via D4 en R2 de basis van T1.
Bij het inschakelen van de voedingsspanning sperren beide transistors. Er gaan twee stromen vloeien uit de voedingsspanning +Ub naar de massa GND. De eerste stroom vloeit via R1, D1 en R3 naar de basis van T2. De tweede stroom vloeit via R4, D4 en R2 naar de basis van T1. Beide transistors willen dus gaan geleiden. Echter, de aanwezigheid van de condensator C1 zorgt ervoor dat de transistor T1 iets later in actie komt dan T2. Het gevolg is dat er een lawine-effect ontstaat, waardoor T2 volledig in geleiding wordt gestuurd en T1 volledig in sper. De collectorspanning van T2 gaat immers iets sneller dalen dan deze van T1. 

De stabiele toestand na het inschakelen van de voeding is dat T1 volledig spert en T2 volledig in geleiding staat. Die toestand blijft stabiel omdat T2 basisstroom kan blijven trekken uit de hoge collectorspanning van T1. Omdat de collector van T2 op nul volt staat, vanwege de geleiding, kan transistor T1 geen basisstroom trekken en blijft dus in sper.
Conclusie: na het inschakelen van de voeding komt Q in de toestand 0 en Q̅ in de toestand 1. Het is dank zij de condensator C1 dat de schakeling altijd in deze toestand zal opstarten.

SR latch met transistors. (© 2026 Jos Verstraten)

Stel dat u een 1 aanlegt op de ingang S. Er gaat dan stroom vloeien naar de basis van T1 via de diode D2 en de weerstand R2. De collectorspanning gaat naar nul en daarmee valt de basissturing voor transistor T2 weg. Q̅ wordt dus 0 en Q wordt 1. Ook na het wegvallen van het signaal op de ingang S blijft deze situatie bestaan. Transistor T1 krijgt immers basissturing uit de hoge spanning op de collector van T2 en blijft in geleiding. De collector van deze halfgeleider gaat naar nul en de basissturing voor T2 valt weg. Het zal duidelijk zijn dat alleen een 1 op de R-ingang de latch weer triggert en terug zet in de startpositie: Q = 0 en Q̅ = 1.

Een SR latch met actief lage triggering

De besproken schakeling werkt met hoog-actieve triggersignalen op S een R, zoals het volgens de theorie hoort. Als u kunt leven met laag-actieve triggersignalen S̅ en R̅ kunt u de schakeling vereenvoudigen tot het onderstaand schema.

Een laag-actieve SR latch. (© 2026 Jos Verstraten)

De S̅- en R̅-signalen worden nu geleverd door twee drukknoppen S1 en S2. Aan het opstarten verandert niets. De condensator C1 is er weer verantwoordelijk voor dat T1 later reageert op het inschakelen van de voeding en dus in sper blijft. Q̅ wordt 1 en dit hoge signaal stuurt T2 in geleiding, waardoor Q 0 wordt.

Door het drukken op de drukknop S2 wordt de basis van T2 kortgesloten naar de massa. De transistor gaat naar sper, de uitgang Q wordt 1 en dit hoge signaal stuurt T1 in geleiding. Q̅ wordt 0, waardoor de basissturing voor T2 wegvalt.
Door het drukken op de drukknop R triggert de schakeling weer en klapt de latch om. Q wordt 0 en Q̅ wordt 1.

Een RS latch met NOR-poorten

Om uw geheugen even op te frissen geven wij in de onderstaande figuur het symbool en de volgorde tabel van een NOR-poort. De uitgang Q is dus uitsluitend 1 als de beide ingangen 0 zijn.

Symbool en volgorde tabel van een NOR-poort.
(© 2026 Jos Verstraten)

Met twee van dergelijke poorten kunt u eenvoudig een SR latch maken. In de onderstaande figuur is getekend hoe dat kan en aan de hand van deze figuren bespreken wij de werking. Beide ingangen S en R worden via weerstanden met de massa verbonden en staan in rust dus op 0. Figuur A geeft de situatie bij het inschakelen van de voedingsspanning. Stel dat de uitgang van NOR1 0 is. De twee ingangen van NOR2 zijn dan 0 en de uitgang is bijgevolg 1. De ingangen van NOR1 zijn 0 en 1 en de Q uitgang is 0, zoals verondersteld.

Figuur B geeft de situatie als de ingang S 1 wordt gemaakt. De uitgang van NOR2 gaat naar 0. De bovenste NOR heeft nu twee ingangen die 0 zijn en de Q-uitgang wordt 1.
Figuur C geeft de situatie nadat ingang S weer 0 is.
Zoals duidelijk blijkt verandert dat niets aan de twee uitgangen van de poorten. De Q-uitgang blijft dus 1, zoals de bedoeling van de set-besturing is.

SR latch met twee NOR-poorten. (© 2026 Jos Verstraten)

Een RS latch met NAND-poorten
Op een identieke manier kunt u met twee NAND-poorten een SR latch maken. De schakeling werkt dan echter laag-actief, dus met S̅- en R̅-signalen. U moet beide ingangen met weerstandjes met de +Ub verbinden en met drukknoppen (of een extern signaal) naar de massa trekken als zij actief moeten worden.

Een SR latch met thyristors
Hoewel de onderstaande schakeling niet écht voldoet aan de definitie van een SR latch komt de werking aardig in de buurt en vandaar dat wij deze niet zo bekende toepassing van thyristors tóch behandelen. Het verschil met een échte SR latch is dat bij deze schakeling de twee uitgangen Q en Q̅ bij het inschakelen van de voedingsspanning beide 1 zijn. De twee thyristors sperren immers bij gebrek aan gate-sturing.
Als u op de S-drukknop drukt wordt de gate van D1 via de weerstand R1 verbonden met de voedingsspanning. De halfgeleider gaat geleiden. Q blijft 1, Q̅ wordt 0.
Dit is de ene stabiele toestand van de schakeling. Immers, ook na het loslaten van de drukknop (S wordt dan weer 0) blijft deze toestand stabiel. Een thyristor die is ontstoken blijft in die toestand tot de spanning tussen anode en kathode even wegvalt.
De condensator C1 laadt op via R4 en de geleidende D1. De linker plaat komt op massapotentiaal, de rechter op voedingspotentiaal.

Een SR latch met thyristors. (© 2026 Jos Verstraten)

Drukt u vervolgens op de R-drukknop, dan wordt de gate van D2 via R5 verbonden met de voeding. Deze halfgeleider gaat geleiden en de Q-uitgang wordt 0. De thyristor vormt als het ware een kortsluiting. Het gevolg is dat de rechter plaat van de condensator, die positief was opgeladen, nu wordt verbonden met de kathode van D1 via de GND-lijn. De kathode wordt dus positiever dan de anode en de thyristor D1 gaat sperren. De uitgang Q̅ wordt 1. Dit is de tweede stabiele toestand van de schakeling. De condensator C1 wordt nu invers geladen: de linker plaat wordt positief, de rechter wordt nul. Het is dus duidelijk dat u voor dit onderdeel geen elco mag gebruiken!
Voor de twee thyristors mag u geen zware vermogenstypen gebruiken, maar heel gevoelige met een zeer lage houdstroom zoals de 2N5060, 2N5061, 2N5062 of BT149D.

TTL-IC: de quad SR bistable latch 74LS279
Er is een aantal kant-en-klare SR latches te koop. In het TTL-gebeuren adviseren wij het gebruik van de 74LS279. Dit voor +5 Vdc voedingsspanning ontworpen IC kost net geen euro en bevat vier identieke SR latches. De aansluitgegevens zijn voorgesteld in de onderstaande figuur. Let er op dat gebruik wordt gemaakt van NAND-poorten en dat de latches dus werken met laag-actieve set en reset en dat er geen datasheet-garantie wordt gegeven dat Q standaard 0 of 1 wordt bij power-up.

Aansluitgegevens van de 74LS279.
(© 2006 RENESAS)

CMOS-IC's: de quad SR bistable latches CD4043 en CD4044

Ook in de CMOS-serie IC's zijn dergelijk schakelingen leverbaar. De CD4043 is een NOR SR latch, de CD4044 een NAND SR latch. Beide IC's hebben behalve de S- en R- respectievelijk S̅- en R̅-ingangen alleen Q-uitgangen. Daarnaast is een gemeenschappelijke EN-ingang aanwezig die u in normaal bedrijf aan de positieve voeding moet hangen. Maakt u deze ingang 0, dan worden de vier Q-uitgangen uitgeschakeld, ze zijn dan schijnbaar intern nergens mee verbonden ('tri-state'). U kunt deze IC s voeden uit een spanning van maximaal +18 Vdc. Ook bij deze chips wordt geen garantie gegeven dat Q standaard 0 of 1 wordt bij power-up.

Aansluitgegevens van de CD4043 en CD4044. (© 1987 Fairchild)

Als voorbeeld wordt in de onderstaande figuur een AAN/UIT-schakeling getekend met één van de vier latches in de CD4043. De S- en R-ingangen worden in rust met de massa verbonden door middel van de weerstanden R1 en R2. Door op de twee drukknoppen te drukken worden de respectievelijke ingangen met de voedingsspanning verbonden en wordt de Q-uitgang 0 of 1.

Voorbeeldschakeling met de CD4043.
(© 2026 Jos Verstraten)

2. De SR-type flip-flop

Werking

Deze flip-flip werkt vrijwel identiek als de SR latch. Het enige verschil is dat de flip-flop een extra clock-ingang Cl heeft. De uitgangen reageren alleen op de toestanden op S en R op het moment dat het signaal op de Cl van 0 naar 1 of van 1 naar 0 wisselt. De schakeling is dus edge-triggered. In het eerste geval werkt dat positief, in het tweede negatief.

Opmerking
Ook nu mag de combinatie S = R = 1 niet voorkomen! De uitgangstoestand is dan volledig onvoorspelbaar.

Het IEC-symbool van een SR flip-flop

In de onderstaande figuur zijn de twee IEC-symbolen van een SR flip-flop voorgesteld. Het enige verschil is het inverteer symbooltje bij de Cl-ingang.

De twee IEC-symbolen van een SR flip-flop. (© 2026 Jos Verstraten)

De volgorde tabel van de SR flip-flop

Vergeleken met de tabel van de SR latch krijgt deze tabel één extra kolom, voor de toestand van de clock-ingang. De onderstaande tabel geldt voor een positive-edge triggered flip-flop.

In de tweede rij ziet u dat het 1 worden van de S nog geen invloed heeft op de uitgangen. In de derde rij gaat Cl van 0 naar 1 en eerst dán verandert de toestand van de uitgangen. In de vierde rij wordt R gelijk aan 1, maar de uitgangen reageren nog niet. Dat gebeurt eerst in de vijfde rij, op het moment dan Cl van 0 naar 1 gaat.

De volgorde tabel van de SR flip-flop.
(© 2026 Jos Verstraten)

3. De D-type flip-flop

Werking
Een type-D flip-flop heeft, naast de S-, R- en Cl-ingangen, ook nog een vierde ingang, D genaamd. De D en de Cl werken nauw samen. Op het moment dat Cl van 0 naar 1 gaat neemt de Q-uitgang de toestand van de D-ingang over. De schakeling werkt dus positive-edge triggered. De S- en R-ingangen werken op de reeds beschreven manier en hebben altijd voorrang op wat er op de D en Cl gebeurt.

IEC-symbool van een D flip-flop
In de onderstaande figuur is het symbool van een D flip-flop voorgesteld.

IEC-symbool van een D flip-flop. (© 2026 Jos Verstraten)

Het tijd-volgorde diagram van de D flip-flop
De werking van deze schakeling wordt toegelicht aan de hand van de grafieken in de onderstaande figuur. U ziet hier duidelijk de invloed van alle ingangstoestanden op de toestanden van de uitgangen. Op tijdstip t1 maakt een 1 op S dat Q naar de 1-toestand gaat. Op tijdstip t2 maakt een 1 op de R dat Q weer naar 0 gaat. Op tijdstip t3 verschijnt er een positieve flank op Cl. Deze zorgt ervoor dat Q de toestand van D overneemt in 1 wordt. Op t4, bij de volgende positieve flank op Cl, is D 0 en neemt Q deze toestand over.

Tijd-volgorde diagram van de D flip-flop. (© 2026 Jos Verstraten)

Een frequentiedeler met een D-type flip-flop

Een van de voornaamste toepassingen van type-D flip-flops is frequentiedeling. Als u de Q̅-uitgang rechtstreeks verbindt met de D-ingang en een rechthoekvormig signaal op de Cl aanlegt, zal op de Q-uitgang een identiek signaal ontstaan, echter met de halve frequentie. Dit volgt rechtstreeks uit de verklaring van de werking van dit soort flip-flop. Bij iedere positieve flank op de Cl verandert de uitgang Q immers van toestand.

Een frequentiedeler met een type-D flip-flop. (© 2026 Jos Verstraten)

Gegevens bewaren

De type-D flip-flop is ideaal voor het bewaren van de toestand van een aantal digitale signalen. U verbindt de signalen met de D-ingangen van de flip-flops en sluit alle Cl-ingangen aan op een gemeenschappelijke besturingsingang. Als u deze ingang 1 maakt worden de signalen op de D-ingangen in de latches opgeslagen en verschijnen op de Q-uitgangen van de flip-flops.

Een geheugen voor vier digitale signalen. (© 2026 Jos Verstraten)

TTL-IC: de 74LS74 dual D-type flip-flop

Een van de populairste D-type flip-flop IC's is zonder enige twijfel de 74LS74. Zoals uit het onderstaand aansluitschema blijkt, bevat deze chip twee identieke type-D flip-flops. De CLR komt overeen met een R, de PRE met een S. Echter, beide ingangen zijn laag-actief! CLR en PRE mogen nooit samen 0 worden.

Aansluitgegevens van de 74LS74. (© e-gizmo.net)

CMOS-IC: de CD4013

Het CMOS-equivalent van de 74LS74 is de CD4013, waarvan de aansluitgegevens in de onderstaande figuur zijn samengevat. De S en de R werken op de bekende manier en zijn hoog-actief.

Aansluitgegevens van de CD4013. (© pfnicholls.com)

4. De T-type flip-flop

Werking 

De type-T flip-flop heeft twee ingangen, een T en een Cl. Als de T-ingang 0 is, blijft de flip-flop in de toestand staan waarin hij stond voordat T 0 werd. Als T 1 wordt, triggert de flip-flop bij iedere positieve flank van de Cl.

IEC-symbool en volgorde tabel
Het IEC-symbool en de volgorde tabel zijn weergegeven in de onderstaande figuur.

IEC-symbool en de volgorde tabel van een type-T flip-flop.
(© 2026 Jos Verstraten)

TTL-IC: 74LS73 dual JK flip-flop

Door de J en de K met elkaar te verbinden wordt een master-slave type-JK flip-flop (lees verder) een type-T flip-flop. In de TTL-technologie is de 74LS73 de voor de hand liggende oplossing.|



CMOS IC: CD4027 dual JK flip-flop
In de CMOS-technologie is de CD4027 de voor de hand liggende oplossing (lees verder).

5. De JK-type flip-flop

Werking
De type-JK flip-flop is in feite niets anders dan een verbeterde versie van een SR flip-flop. De J-ingang kunt u vergelijken met de S, de K-ingang met de R. Men heeft de schakeling echter zó gemodificeerd dat er geen verboden ingangstoestanden bestaan. Als u J en K beide 1 maakt gedraagt de schakeling zich namelijk als een T-type flip-flop.
De JK flip-flop reageert op een stijgende of dalende flank van het kloksignaal. Op dat moment worden J en K geëvalueerd. Is J = 1, dan wordt Q = 1. Is K = 1, dan wordt Q = 0. Als J = K = 0, dan treedt er geen wijziging op van de toestanden van de uitgangen. Als J = K = 1, dan toggelt de flip-flop, de uitgangen veranderen van toestand.

IEC-symbool en volgorde tabel
In de onderstaande figuur zijn het IEC-symbool en de volgorde tabel van een type-JK flip-flop samengevat.

IEC-symbool en de volgorde tabel van een type-JK flip-flop.
(© 2026 Jos Verstraten)

Het race-around effect

Als u bij een JK flip-flop J en K hoog maakt en de clock blijft een tijdje hoog, dan kan de schakeling continu gaan toggelen, dus omschakelen. Dit ongewenst effect heet het 'race-around effect' en in de praktijk moet u dit zien te voorkomen. Dat kan door strenge eisen te stellen aan de ingangstoestanden. Maar het kan ook door gebruik te maken van het laatste type flip-flop dat wij in dit artikel beschrijven: de master-slave JK flip-flop.

Geen JK flip-flops als IC
Vanwege het race-around effect heeft men geen JK-type flip-flops als IC uitgewerkt. Alle zogenaamde geïntegreerde JK flip-flops werken volgens het master-slave principe.

6. De master-slave JK-type flip-flop

Werking
Zoals de naam reeds doet vermoeden bestaat deze schakeling uit twee JK flip-flops in serie:
       - Een master.
       - Een slave.
Beide worden door hetzelfde kloksignaal gestuurd, maar in tegengestelde fase.
Als Cl hoog wordt, wordt de master flip-flop actief en neemt de toestand van de ingangen J en K over. De slave flip-flop is op dit moment geblokkeerd en doet dus helemaal niets.
Als de klok weer naar 0 gaat (dalende flank) wordt de master geblokkeerd. Deze houdt zijn toestand vast en de slave wordt actief. Hij neemt de toestand van de master over op zijn uitgangen.
Het resultaat is dat de uitgang slechts één keer per klokcyclus verandert en dat er geen sprake kan zijn van het beruchte race-around effect van de JK flip-flop.

Het schema van de master-slave JK-type flip-flop
Zoals uit het onderstaand schema volgt, is de master-slave schakeling opgebouwd uit twee JK-type flip-flops en een inverter.

Schema van de master-slave JK-type flip-flop. (© 2026 Jos Verstraten)

TTL-IC: 74LS73 dual master-slave JK flip-flop

Dit is de bekendste dubbele master-slave JK flip-flop uit de TTL-technologie. Hij reageert op de 1 naar 0 overgangen van de Cl. Hij is dus negative-edge triggered. Iedere flip-flop heeft als extra ingang een CLR (clear). Een 0 op deze ingang reset de flip-flop, dus Q wordt dan 0. Deze actie heeft absolute voorrang op alle andere acties.

Aansluitgegevens van de 74LS73. (© electronics-tutorials.ws)

CMOS IC: CD4027 dual master-slave JK flip-flop

Dit CMOS-IC bevat twee flip-flops met niet alleen J- en K -ingangen maar ook S en R. Die twee laatste zijn hoog actief en hebben absolute voorrang op alle andere activiteiten aan de ingangen. De clock werkt op de voorflank van het signaal, hij is dus positive-edge triggered.

Aansluitgegevens van de CD4027. (© eleccircuit.com)

(Banggood sponsor advertentie)
FNIRSI 1014D oscilloscoop